Informations de base
Depuis qu'Intel Corporation aux États-Unis a conçu et fabriqué des puces de microprocesseur 4 bits en 1971, en plus de 20 ans, les processeurs sont passés d'Intel4004, 80286, 80386, 80486 à Pentium et PentiumⅡ, le nombre est passé de 4, 8, 16 et 32 bits à 64 bits ; la fréquence principale est passée de quelques mégaoctets à plus de 3 GHz aujourd'hui ; le nombre de transistors intégrés dans la puce CPU est passé de 2 000 à plus de 5 millions ; semi-conducteurs L'échelle de la technologie de fabrication a atteint ULSI de SSI, MSI, LSI et VLSI. Les broches d'entrée/sortie (E/S) du boîtier sont progressivement passées de dizaines à des centaines, et pourraient atteindre 2 000 au début du siècle prochain. Tout cela est vraiment un changement bouleversant.
En ce qui concerne l'emballage des processeurs et autres circuits intégrés à grande échelle, peu de gens le savent. Le soi-disant boîtier fait référence au boîtier utilisé pour installer la puce de circuit intégré à semi-conducteur. Il joue non seulement le rôle de placement, de fixation, d'étanchéité, de protection de la puce et d'amélioration des performances électrothermiques, mais aussi de pont entre le monde interne de la puce et le circuit externe. Les contacts sur la puce utilisent des fils. Il est connecté aux broches de la coque de l'emballage, et ces broches sont connectées à d'autres appareils via des fils sur la carte imprimée. Par conséquent, l'emballage joue un rôle important à la fois pour la CPU et les autres circuits intégrés LSI. L'émergence d'une nouvelle génération de CPU s'accompagne souvent de l'utilisation de nouvelles formes de packaging.
La technologie d'emballage de puces a subi plusieurs générations de changements, de DIP, QFP, PGA, BGA à CSP à MCM, les indicateurs techniques sont plus avancés de génération en génération, y compris le rapport de la surface de la puce à la surface du boîtier. Plus il est proche de 1, plus la fréquence applicable est élevée, meilleure est la résistance à la température, l'augmentation du nombre de broches, la réduction de l'espacement des broches, la réduction du poids, l'amélioration de la fiabilité et le plus pratique à utiliser .
Explication détaillée des packages courants
Paquet DIP
Dans les années 1970, le populaire package dual in-line, appelé DIP (Dual In-line Package). La structure du package DIP a les caractéristiques suivantes :
1. Convient pour le montage par trou traversant PCB
2. Il est plus facile de câbler le PCB que le boîtier de type TO
3. Fonctionnement pratique< /p>
La structure du boîtier DIP a un double DIP en ligne en céramique multicouche, un DIP en ligne double en céramique monocouche, un DIP de cadre de connexion (y compris le type d'étanchéité en vitrocéramique, la structure d'encapsulation en plastique, le type de boîtier en verre à faible fusion en céramique).
Un indicateur important pour mesurer si une technologie d'emballage de puces est avancée ou non est le rapport entre la surface de la puce et la surface d'emballage. Plus ce rapport est proche de 1, mieux c'est. Prenons par exemple le processeur avec un boîtier double en ligne encapsulé en plastique à 40 broches d'E/S (PDIP), sa zone de puce/zone de boîtier = 3 × 3/15,24 × 50 = 1 : 86, ce qui est loin de 1. Il n'est pas difficile de voir que cette taille de boîtier est beaucoup plus grande que la puce, ce qui indique que l'efficacité du boîtier est très faible et occupe une grande surface de montage efficace.
Les processeurs Intel tels que 8086 et 80286 au cours de cette période ont tous adopté le package PDIP.
Emballage de support de puce
Dans les années 1980, des emballages de support de puce sont apparus, notamment un support de puce sans plomb en céramique LCCC (Leadless Ceramic Chip Carrier) et un support de puce en plastique PLCC (Plastic Leaded Chip Carrier). Carrier), SOP (Small Outline Package) et PQFP (Plastic Quad Flat Package).
Prenez par exemple la distance centrale de la zone de soudage de 0,5 mm, le processeur emballé QFP à 208 broches d'E/S, la taille du contour est de 28 × 28 mm, la taille de la puce est de 10 × 10 mm, puis la zone de la puce/zone de l'emballage = 10 × 10/28 × 28 = 1 : 7,8, on peut voir que la taille du package de QFP est considérablement réduite par rapport à DIP. Les caractéristiques de QFP sont :
1. Il convient à l'installation et au câblage sur PCB avec la technologie de montage en surface SMT
2. La taille de l'emballage est petite, les paramètres parasites sont réduits et il convient aux applications haute fréquence
p>3. Fonctionnement pratique
4. Haute fiabilité
Au cours de cette période, les processeurs Intel, tels que Intel 80386, utilisaient un boîtier PQFP en plastique quad plat.
Forfait BGA
Dans les années 1990, avec l'avancement de la technologie d'intégration, l'amélioration des équipements et l'utilisation de la technologie submicronique profonde, LSI, VLSI, ULSI sont apparus l'un après l'autre et l'intégration de puces simples en silicium s'est poursuivie. sont devenus plus stricts, le nombre de broches d'E/S a considérablement augmenté et la consommation d'énergie a également augmenté. Afin de répondre aux besoins de développement, sur la base des variétés d'emballage d'origine, une nouvelle variété a été ajoutée : le Ball Grid Array Package, appelé BGA (Ball Grid Array Package).
Dès que le BGA est apparu, il est devenu le meilleur choix pour les boîtiers de broches haute densité, hautes performances, multifonctions et hautes E/S pour les puces VLSI telles que les processeurs et les ponts nord-sud. Ses caractéristiques sont :
1. Bien que le nombre de broches d'E/S ait augmenté, l'espacement des broches est beaucoup plus grand que QFP, ce qui améliore le rendement de l'assemblage ;
2. Bien que sa fonction augmente, la consommation, mais le BGA peut être soudé par la méthode de la puce à effondrement contrôlable, appelée soudage C4, ce qui peut améliorer ses performances de chauffage électrique;
3. L'épaisseur est réduite de plus de 1/2 par rapport au QFP, et le poids est réduit de plus de 3/4 ;
4. Les paramètres parasites sont réduits, le délai de transmission du signal est faible et la fréquence d'utilisation est grandement améliorée.
5. L'assemblage peut être un soudage coplanaire et la fiabilité est élevée;
6. Le boîtier BGA est toujours le même que QFP et PGA, occupant trop de surface de substrat.
Intel Corporation a un haut niveau d'intégration (plus de 3 millions de transistors dans une seule puce) et des puces CPU à forte consommation d'énergie, telles que Pentium, Pentium Pro et Pentium Ⅱ, qui sont emballées dans des matrices de grille de broches en céramique. CPGA et ensemble de grilles à billes en céramique CBGA et installez un ventilateur d'extraction miniature sur la coque pour dissiper la chaleur, afin d'obtenir un fonctionnement stable et fiable du circuit.
Nouvelle technologie d'emballage
Le boîtier BGA est plus avancé que QFP et meilleur que PGA, mais son rapport surface de puce/surface de boîtier est toujours très faible.
Tessera a apporté des améliorations sur la base de BGA et a développé une autre technologie d'emballage appelée μBGA. Selon l'entraxe du tampon de 0,5 mm, le rapport surface de puce/surface de boîtier est de 1:4. BGA a fait un grand pas en avant.
En septembre 1994, la société japonaise Mitsubishi Electric a développé une structure de boîtier avec une surface de puce/surface de boîtier = 1:1,1 et sa taille de contour de boîtier n'est que légèrement supérieure à celle de la puce nue. En d'autres termes, quelle est la taille d'une seule puce IC et la taille de l'emballage, c'est ainsi qu'une nouvelle forme d'emballage est née, appelée Chip Size Package, ou CSP (Chip Size Package ou Chip Scale Package) en abrégé. Le package CSP présente les fonctionnalités suivantes :
1. Il répond au besoin toujours croissant de broches de puce LSI
2. Cela résout le problème selon lequel la puce nue IC ne peut pas être testée pour les paramètres AC et le dépistage du vieillissement
3. La zone de l'emballage est réduite à 1/4 à 1/10 du BGA et le temps de retard est réduit à un temps très court.
Lorsqu'une seule puce ne peut pas réaliser l'intégration de plusieurs puces pendant un certain temps, les puces CSP à haute intégration, hautes performances et haute fiabilité (utilisant LSI ou IC) et les puces de circuits intégrés spécifiques à l'application (ASIC) peuvent-elles être assemblées sur des substrats d'interconnexion multicouches de densité avec technologie de montage en surface (SMT) dans une variété de composants, sous-systèmes ou systèmes électroniques. A partir de cette idée, un composant multi-puces MCM (Multi Chip Model) a été réalisé. Il aura un impact majeur sur les ordinateurs modernes, l'automatisation, les communications et d'autres domaines. Les fonctionnalités de MCM sont :
1. Le temps de retard du paquet est réduit, ce qui permet d'obtenir facilement des composants à grande vitesse ;
2. La taille de l'emballage et le poids de l'ensemble de la machine/du composant sont réduits et le volume général est réduit de 1/4. Le poids est réduit de 1/3 ;
3. La fiabilité est grandement améliorée.
Avec l'avancement de la technologie et du processus de conception LSI et l'utilisation de la technologie submicronique profonde et de la miniaturisation pour réduire la taille des puces, les gens ont produit plusieurs puces LSI assemblées dans un boîtier de câblage multicouche de précision Formant l'idée des produits MCM. Une autre idée a ensuite été développée : intégrer les circuits de plusieurs puces sur une grande plaquette, ce qui a conduit à son tour à un changement d'emballage d'un niveau de puce unique à un boîtier de niveau de plaquette, ce qui a conduit à la puce de niveau système SOC (System On Chip) et PCOC (PC sur puce).
Avec l'avancement des processeurs et d'autres circuits ULSI, les formes d'emballage des circuits intégrés se développeront également en conséquence, et l'avancement des formes d'emballage favorisera à son tour le développement de la technologie des puces.
Processus de développement d'emballages
Aspects structurels : TO－>DIP－>LCC－>QFP－>BGA －>CSP－>WLP ;
Matériau : métal, céramique -> céramique, plastique -> plastique ;
Forme de la broche : long fil en ligne -> fil court ou montage sans fil -> point convexe sphérique ;
Méthode d'assemblage : insert traversant-> assemblage en surface-> installation directe.
DIP--Package double en ligne--Package double en ligne. L'un des boîtiers enfichables, les broches sont tirées des deux côtés du boîtier et les matériaux du boîtier sont en plastique et en céramique. DIP est le package de plug-in le plus populaire et ses applications incluent des circuits intégrés logiques standard, des mémoires LSI et des circuits de micro-ordinateur.
PLCC - Support de puce à plomb en plastique - Boîtier PLCC, la forme est carrée, le boîtier à 32 broches, il y a des broches de tous les côtés et la taille est beaucoup plus petite que le boîtier DIP. Le package PLCC convient à l'installation et au câblage sur le PCB avec la technologie de montage en surface SMT et présente les avantages d'une petite taille et d'une grande fiabilité.
PQFP--Plastic Quad Flat Package--Le boîtier PQFP a une petite distance entre les broches de la puce, et les broches sont très fines. Généralement, les circuits intégrés à grande ou très grande échelle utilisent ce type de boîtier, et ses broches Les nombres sont généralement supérieurs à 100.
SOP--Small Outline Package--De 1968 à 1969, la Philippine Company a développé un petit ensemble de contours (SOP). Plus tard, SOJ (paquet de petit contour J-pin), TSOP (paquet de petit contour mince), VSOP (paquet de contour très petit), SSOP (SOP réduit), TSSOP (SOP réduit mince) et SOT (paquet de petit contour) ont été progressivement dérivé. Transistor de forme), SOIC (Small Outline Integrated Circuit), etc.
Différents types de forfaits
1. BGA (matrice de grille à billes)
Tableau de contact à billes, l'un des packages de montage en surface. Au dos de la carte de circuit imprimé, des bosses sphériques sont produites en mode d'affichage pour remplacer les broches, et la puce LSI est assemblée sur la face avant de la carte de circuit imprimé, puis scellée par moulage de résine ou par enrobage. Aussi appelé support d'affichage à bosse (PAC). Les broches peuvent dépasser 200, ce qui est un package pour LSI multi-broches.
Le corps de l'emballage peut également être plus petit que le QFP (Quad Flat Package). Par exemple, un BGA à 360 broches avec un entraxe de 1,5 mm n'a qu'un carré de 31 mm ; tandis qu'un QFP à 304 broches avec un entraxe de 0,5 mm est de 40 mm de côté. Et BGA n'a pas à se soucier de la déformation des broches comme QFP. Ce package a été développé par Motorola Corporation des États-Unis. Il a été adopté pour la première fois dans les téléphones portables et autres appareils, et pourrait être popularisé dans les ordinateurs personnels aux États-Unis à l'avenir. Initialement, la distance centrale des broches BGA (bosse) était de 1,5 mm et le nombre de broches était de 225. Certains fabricants LSI développent également des BGA à 500 broches. Le problème avec BGA est l'inspection visuelle après la soudure par refusion. Il n'est pas clair s'il existe une méthode d'inspection visuelle efficace. Certains pensent qu'en raison de l'entraxe important du soudage, la connexion peut être considérée comme stable et ne peut être traitée que par une inspection fonctionnelle. La société américaine Motorola appelle l'emballage scellé avec de la résine moulée OMPAC, et l'emballage scellé par la méthode d'enrobage est appelé GPAC (voir OMPAC et GPAC).
2. BQFP (paquet quad plat avec pare-chocs)
Ensemble quad plat avec pare-chocs. Dans l'un des emballages QFP, des bosses (tampons tampons) sont prévues aux quatre coins du corps de l'emballage pour empêcher la flexion et la déformation des broches pendant le transport. Les fabricants américains de semi-conducteurs utilisent principalement ce boîtier dans des circuits tels que des microprocesseurs et des ASIC. La distance centrale des broches est de 0,635 mm et le nombre de broches est d'environ 84 à 196 (voir QFP).
3. Matrice de grille de goupille de joint bout à bout (matrice de grille de goupille de bout à bout)
Un autre nom pour le PGA à montage en surface (voir PGA à montage en surface).
4. C－(céramique)
Le symbole de l'emballage en céramique. Par exemple, CDIP signifie Ceramic DIP. C'est une marque qui est souvent utilisée dans la pratique.
5. Cerdip
Utilisez un boîtier double en ligne en céramique scellé par du verre pour la RAM ECL, le DSP (processeur de signal numérique) et d'autres circuits. Cerdip avec fenêtre en verre est utilisé pour l'EPROM effaçable aux ultraviolets et le circuit de micro-ordinateur avec EPROM à l'intérieur. L'entraxe des broches est de 2,54 mm et le nombre de broches est compris entre 8 et 42. Au Japon, cet emballage est exprimé en DIP-G (G signifie joint de verre).
6. Cerquad
L'un des boîtiers à montage en surface, le QFP en céramique scellé sous le sceau, est utilisé pour le boîtier des circuits logiques LSI tels que le DSP. Cerquad avec fenêtres est utilisé pour encapsuler des circuits EPROM. La dissipation thermique est meilleure que celle du plastique QFP et peut tolérer une puissance de 1,5 à 2 W dans des conditions de refroidissement par air naturel. Mais le coût de l'emballage est 3 à 5 fois supérieur à celui du plastique QFP. La distance centrale de la broche a une variété de spécifications telles que 1,27 mm. 0,8 mm. 0,65 mm. 0,5 mm. 0,4 mm. Le nombre de broches varie de 32 à 368.
7. CLCC (support de puce à plomb en céramique)
Support de puce à plomb en céramique, l'un des boîtiers à montage en surface. Les broches sortent des quatre côtés de l'emballage. en forme de T. Il est utilisé pour encapsuler l'EPROM effaçable aux ultraviolets et le circuit du micro-ordinateur avec EPROM avec fenêtres. Ce package est également appelé QFJ. QFJ-G (voir QFJ). 8. L'emballage des puces COB (puce à bord) est l'une des technologies de montage de puces nues. La puce semi-conductrice est remise et montée sur la carte de circuit imprimé. La connexion électrique entre la puce et le substrat est réalisée par piqûre de fil. La connexion électrique entre la puce et le substrat La connexion est réalisée par piqûre de fil et recouverte de résine pour assurer la fiabilité. Bien que COB soit la technologie de montage de puces nues la plus simple, sa densité d'emballage est bien inférieure à la technologie de liaison TAB et flip-chip. 9. DFP (double emballage plat) emballage double plat. C'est un autre nom pour SOP (voir SOP). Il y avait ce terme, mais il n'est pratiquement plus utilisé.
10. DIC (boîtier céramique double en ligne)
Autre nom pour le DIP en céramique (y compris le joint en verre) (voir DIP).
11. DIL (double en ligne)
Autre nom pour DIP (voir DIP). Les fabricants européens de semi-conducteurs utilisent souvent ce nom.
12. DIP (package double en ligne)
Pack double en ligne. L'un des boîtiers enfichables, les broches sont tirées des deux côtés du boîtier et les matériaux du boîtier sont en plastique et en céramique. DIP est le package de plug-in le plus populaire et sa gamme d'applications comprend des circuits intégrés logiques standard, des mémoires LSI et des circuits de micro-ordinateur. L'entraxe des broches est de 2,54 mm et le nombre de broches est compris entre 6 et 64. La largeur du boîtier est généralement de 15,2 mm. Certains emballages d'une largeur de 7,52 mm et 10,16 mm sont respectivement appelés skinny DIP et slim DIP (narrow DIP). Mais dans la plupart des cas, aucune distinction n'est faite et ils sont simplement appelés collectivement DIP. De plus, la céramique DIP scellée avec du verre à bas point de fusion est également appelée cerdip (voir cerdip).
13. DSO (double petite peluche)
Double petit paquet non pelucheux. Un autre nom pour SOP (voir SOP). Certains fabricants de semi-conducteurs utilisent ce nom.
14. DICP (paquet de support de bande double)
Paquet de support à double bande. L'un de TCP (transport de package). Les broches sont faites sur le ruban isolant et sortent des deux côtés de l'emballage. En raison de l'utilisation de la technologie TAB (Automatic On-Load Soldering), le contour du boîtier est très fin. Il est souvent utilisé dans les pilotes LCD LSI, mais la plupart d'entre eux sont des produits personnalisés. De plus, l'ensemble de livres LSI à mémoire de 0,5 mm d'épaisseur est en cours de développement. Au Japon, conformément aux normes de l'association EIAJ (Electronic Machinery Industry of Japan), DICP est nommé DTP.
15. DIP (paquet de support à double bande)
Comme ci-dessus. La norme de l'Association japonaise de l'industrie des machines électroniques nomme DTCP (voir DTCP).
16. FP (paquet plat)
Paquet plat. L'un des packages de montage en surface. Autre nom pour QFP ou SOP (voir QFP et SOP). Certains fabricants de semi-conducteurs utilisent ce nom.
17. Flip-puce
Soudage flip-chip. L'une des technologies d'emballage de puces nues consiste à créer des bosses métalliques dans la zone d'électrode de la puce LSI, puis à connecter les bosses métalliques à la zone d'électrode sur la carte de circuit imprimé. L'empreinte du boîtier est fondamentalement la même que la taille de la puce. C'est la plus petite et la plus fine de toutes les technologies d'emballage. Cependant, si le coefficient de dilatation thermique du substrat est différent de celui de la puce LSI, une réaction se produira au niveau du joint, ce qui affectera la fiabilité de la connexion. Par conséquent, il est nécessaire d'utiliser de la résine pour renforcer la puce LSI, et d'utiliser un matériau de substrat avec sensiblement le même coefficient de dilatation thermique.
18. FQFP (paquet quad plat à pas fin)
Petite distance centrale de la broche QFP. Se réfère généralement au QFP avec une distance centrale de plomb inférieure à 0,65 mm (voir QFP). Certains fabricants de conducteurs utilisent ce nom.
19. CPAC (globe top pad array carrier)
Le surnom de la société américaine Motorola pour BGA (voir BGA).
20. CQFP (paquet quad fiat avec anneau de garde)
Emballage plat à quatre broches avec anneau de protection. L'un des QFP en plastique, les broches sont masquées par un anneau de protection en résine pour éviter la flexion et la déformation. Avant d'assembler le LSI sur la carte de circuit imprimé, coupez le fil de l'anneau de garde et faites-en une forme d'aile de mouette (forme en L). Ce type de boîtier a été produit en série par Motorola Company aux États-Unis. L'entraxe des broches est de 0,5 mm et le nombre de broches est d'environ 208 au maximum.
21. H-(avec dissipateur de chaleur)
signifie une marque avec un dissipateur thermique. Par exemple, HSOP signifie SOP avec dissipateur thermique.
22. réseau de broches (type de montage en surface)
PGA à montage en surface. Habituellement, PGA est un boîtier enfichable avec une longueur de broche d'environ 3,4 mm. Le PGA à montage en surface a des broches de type écran sur la surface inférieure du boîtier et sa longueur varie de 1,5 mm à 2,0 mm. Le montage utilise la méthode de soudage bout à bout avec la carte de circuit imprimé, il est donc également appelé soudage bout à bout PGA. Parce que la distance centrale des broches n'est que de 1,27 mm, ce qui est moitié plus petit que le PGA de type enfichable, le corps du boîtier peut être moins grand et le nombre de broches est supérieur à celui du type enfichable (250 528), qui est un package pour les LSI logiques à grande échelle. . Les substrats encapsulés comprennent des substrats céramiques multicouches et des bases d'impression en résine époxy-verre. L'emballage de substrats céramiques multicouches a été mis en pratique.
23. JLCC (support de puce à plomb J)
Support de puce à plomb J. Autre nom pour CLCC avec fenêtre et QFJ en céramique avec fenêtre (voir CLCC et QFJ). Nom adopté par certains fabricants de semi-conducteurs.
24. LCC (support de puce sans plomb)
Support de puce sans plomb. Fait référence à un boîtier à montage en surface dans lequel les quatre côtés du substrat en céramique sont uniquement en contact avec des électrodes sans fils. Il s'agit d'un boîtier pour circuits intégrés haute vitesse et haute fréquence, également appelé QFN en céramique ou QFN-C (voir QFN).
25. LGA (réseau de grille terrestre)
Contacter le paquet d'affichage. C'est-à-dire qu'un boîtier avec des contacts d'électrode à l'état de réseau est réalisé sur la surface inférieure. Il suffit de brancher la prise lors de l'assemblage. Il existe maintenant des LGA en céramique pratiques avec 227 contacts (distance centrale de 1,27 mm) et 447 contacts (distance centrale de 2,54 mm), qui sont utilisés dans les circuits logiques LSI à grande vitesse.
Par rapport à QFP, LGA peut accueillir plus de broches d'entrée et de sortie dans un boîtier plus petit. De plus, comme l'impédance du fil est faible, il est très approprié pour le LSI à grande vitesse. Cependant, en raison de la production complexe et du coût élevé des prises, elles ne sont pratiquement pas utilisées. On s'attend à ce que sa demande augmente à l'avenir.
26. LOC (plomb sur puce)
Paquet de plomb sur puce. L'une des technologies d'emballage LSI est une structure dans laquelle l'extrémité avant de la grille de connexion est au-dessus de la puce, et des joints de soudure par bosse sont réalisés près du centre de la puce, et la couture des fils est utilisée pour la connexion électrique. Par rapport à la structure d'origine dans laquelle la grille de connexion est disposée près du côté de la puce, la puce contenue dans le même boîtier de taille a une largeur d'environ 1 mm.
27. LQFP (boîtier quad plat à profil bas)
QFP mince. Fait référence au QFP avec une épaisseur de corps de boîtier de 1,4 mm, qui est le nom utilisé par l'industrie japonaise des machines électroniques conformément aux nouvelles spécifications de contour QFP formulées.
28. L-QUAD
L'un des QFP en céramique. Le nitrure d'aluminium utilisé pour les substrats d'emballage a une conductivité thermique 7 à 8 fois supérieure à celle de l'oxyde d'aluminium et a une meilleure dissipation thermique. Le cadre du boîtier est en oxyde d'aluminium et la puce est scellée par enrobage, ce qui supprime le coût. Il s'agit d'un package développé pour la logique LSI, qui peut tolérer la puissance W3 dans des conditions de refroidissement par air naturel. Des boîtiers logiques LSI à 208 broches (entraxe de 0,5 mm) et 160 broches (0,65 mm d'entraxe) ont été développés et la production en série a commencé en octobre 1993.
29. MCM (module multi-puce)
Module multi-puces. Un boîtier dans lequel plusieurs puces semi-conductrices nues sont assemblées sur un substrat de câblage. Selon le matériau du substrat, il peut être divisé en trois catégories : MCM-L, MCM-C et MCM-D.
Le MCM-L est un composant qui utilise la carte de circuit imprimé multicouche en verre époxy habituelle. La densité de câblage n'est pas très élevée et le coût est faible. Le MCM-C utilise la technologie des couches épaisses pour former un câblage multicouche et utilise de la céramique (alumine ou vitrocéramique) comme composant de substrat, ce qui est similaire à un circuit intégré hybride à couche épaisse utilisant un substrat céramique multicouche. Il n'y a pas de différence évidente entre les deux. La densité de câblage est supérieure à celle du MCM-L.
MCM-D est l'utilisation de la technologie des couches minces pour former un câblage multicouche, avec de la céramique (oxyde d'aluminium ou nitrure d'aluminium) ou du Si. Al comme composant du substrat. Le schéma de câblage est le plus élevé parmi les trois composants, mais le coût est également élevé.
30. MFP (mini emballage plat)
Petit paquet plat. Un autre nom pour le plastique SOP ou SSOP (voir SOP et SSOP). Nom adopté par certains fabricants de semi-conducteurs.
31. MQFP (paquet plat quadruple métrique)
Une classification des QFP selon les normes JEDEC (United Electronic Equipment Council). Fait référence au QFP standard avec un entraxe de fil de 0,65 mm et une épaisseur de corps de 3,8 mm à 2,0 mm (voir QFP).
32. MQUAD (quadruple en métal)
Un package QFP développé par Olin Company aux États-Unis. La plaque de base et le couvercle sont en aluminium et scellés avec un adhésif. Dans des conditions de refroidissement par air naturel, une puissance de 2,5 W à 2,8 W peut être tolérée. La société japonaise Shinko Electric Industry Co., Ltd. a obtenu une licence en 1993 pour démarrer la production.
33. MSP (mini paquet carré)
Un autre nom pour QFI (voir QFI), qui est souvent appelé MSP dans les premiers stades de développement. QFI est le nom prescrit par la Japan Electronic Machinery Industry Association.
34. OPMAC (sur support de matrice de coussinets moulés)
Support d'affichage de bosse d'étanchéité en résine moulée. Le nom adopté par la société américaine Motorola pour le scellement en résine moulée BGA (voir
BGA).
35. P－(plastique)
Le symbole des emballages en plastique. Par exemple, PDIP signifie DIP en plastique.
36. PAC (porteur de réseau de tampons)
Support d'affichage de bosse, un autre nom pour BGA (voir BGA).
37. PCLP (boîtier sans fil pour circuit imprimé)
Paquet sans fil de carte de circuit imprimé. Nom adopté par Fujitsu pour le plastique QFN (plastic LCC) (voir QFN). Il existe deux tailles d'entraxe des broches : 0,55 mm et 0,4 mm. Il est en phase de développement.
38. PFPF (emballage plat en plastique)
Emballage plat en plastique. Un autre nom pour le plastique QFP (voir QFP). Le nom adopté par certains fabricants de LSI.
39. PGA (matrice de grille de broches)
Afficher le paquet de broches. L'un des boîtiers enfichables, les broches verticales sur la surface inférieure sont disposées en un réseau. Les substrats d'emballage sont essentiellement des substrats céramiques multicouches. Dans le cas où le nom du matériau n'est pas spécifiquement indiqué, la plupart d'entre eux sont des PGA en céramique, qui sont utilisés dans les circuits logiques LSI à grande vitesse et à grande vitesse. Le coût est plus élevé. L'entraxe entre les broches est généralement de 2,54 mm et le nombre de broches varie de 64 à 447. Afin de réduire les coûts, le substrat d'emballage peut être remplacé par un substrat en verre époxy imprimé. Il existe également des PGA en plastique de 64 à 256 broches. De plus, il existe également un PGA à montage en surface à broches courtes (PGA soudé bout à bout) avec un entraxe des broches de 1,27 mm. (Voir montage en surface PGA).
40. ferroutage
Paquet de ferroutage. Se réfère à l'emballage en céramique avec douille, la forme est similaire à DIP. QFP. QFN. Il est utilisé pour vérifier le fonctionnement du programme d'évaluation lors du développement d'équipements avec un micro-ordinateur. Par exemple, branchez l'EPROM dans le socket pour le débogage. Ce type d'emballage est essentiellement un produit personnalisé et il n'est pas mis en circulation sur le marché.
41. PLCC (support de puce en plastique plombé)
Support de puce en plastique plombé. L'un des packages de montage en surface. Les broches sortent des quatre côtés de l'emballage et sont en forme de T et sont en plastique. Aux États-Unis, Texas Instruments a d'abord adopté les DRAM 64k bits et 256kDRAM, et a été largement utilisé dans le LSI logique. DLD (ou dispositif logique de processus) et autres circuits. L'entraxe des broches est de 1,27 mm et le nombre de broches varie de 18 à 84. Les broches en forme de J ne sont pas faciles à déformer et plus faciles à utiliser que QFP, mais l'inspection visuelle après soudure est plus difficile.
PLCC est similaire à LCC (également connu sous le nom de QFN). Dans le passé, la seule différence entre les deux était que le premier utilisait du plastique et le second de la céramique. Mais il y a eu un boîtier de plomb en forme de J en céramique et un boîtier sans plomb en plastique (marqué comme plastique LCC. PCLP. P-LCC, etc.), qui ne peuvent plus être distingués. Pour cette raison, l'Association japonaise de l'industrie des machines électroniques a décidé en 1988 d'appeler le boîtier avec des broches en forme de J tirées des quatre côtés comme QFJ et le boîtier avec des bosses d'électrode sur quatre côtés comme QFN (voir QFJ et QFN).
42. P-LCC (support de puces en plastique sans fil) (currier de puces en plastique avec plomb)
Parfois c'est un autre nom pour le plastique QFJ, parfois c'est un autre nom pour QFN (plastique LCC) ( voir QFJ et QFN). Certains fabricants LSI utilisent PLCC pour les boîtiers avec plomb et P-LCC pour les boîtiers sans plomb pour montrer la différence.
43. QFH (paquet quad plat haut)
Emballage plat épais à quatre broches. Un type de QFP en plastique. Afin d'éviter que le corps de l'emballage ne se brise, le corps du QFP est plus épais (voir QFP). Nom adopté par certains fabricants de semi-conducteurs.
44. QFI (quad plat I-plomb packgac)
Packgac quad plat plombé en I. L'un des packages de montage en surface. Les broches sortent des quatre côtés de l'emballage et forment un I vers le bas.
Également connu sous le nom de MSP (voir MSP). Le montage et le circuit imprimé sont reliés par soudure bout à bout. Étant donné que les broches n'ont pas de parties saillantes, la zone de montage est plus petite que QFP.
Hitachi Manufacturing Co., Ltd. a développé et utilisé ce package pour les circuits intégrés vidéo analogiques. De plus, le PLL IC de la société japonaise Motorola utilise également ce package. L'entraxe des broches est de 1,27 mm et le nombre de broches varie de 18 à 68.
45. QFJ (boîtier quad plat plombé en J)
Emballage plat en J à quatre côtés. L'un des packages de montage en surface. Les broches sortent des quatre côtés de l'emballage et forment une forme de J vers le bas. C'est le nom prescrit par l'Association japonaise de l'industrie des machines électroniques. L'entraxe des broches est de 1,27 mm. Il existe deux types de matériaux : le plastique et la céramique. Le plastique QFJ est appelé PLCC dans la plupart des cas (voir PLCC), qui est utilisé pour le micro-ordinateur, l'affichage de la porte, la DRAM, l'ASSP, l'OTP et d'autres circuits. Le nombre de broches varie de 18 à 84.
La céramique QFJ est aussi appelée CLCC. JLCC (voir CLCC). Les boîtiers avec fenêtres sont utilisés pour les circuits EPROM effaçables aux ultraviolets et les circuits de puces de micro-ordinateur avec EPROM. Le nombre de broches varie de 32 à 84.
46. QFN (paquet quad plat sans plomb)
Emballage quad plat sans plomb. L'un des packages de montage en surface. Principalement appelé LCC. QFN est le nom prescrit par la Japan Electronic Machinery Industry Association. Les quatre côtés de l'emballage sont équipés de contacts d'électrode. Comme il n'y a pas de fils, la zone de montage est plus petite que QFP et la hauteur est inférieure à QFP. Cependant, lorsqu'une contrainte est générée entre la carte de circuit imprimé et le boîtier, elle ne peut pas être relâchée au niveau du contact de l'électrode. Par conséquent, il est difficile de réaliser des contacts d'électrodes autant de broches QFP, généralement de 14 à 100. Il existe deux types de matériaux : la céramique et le plastique. Lorsqu'il y a une marque LCC, il s'agit essentiellement de QFN en céramique. La distance du centre de contact de l'électrode est de 1,27 mm. Le plastique QFN est un emballage à faible coût de substrat de substrat imprimé en verre époxy. En plus de 1,27 mm, il existe deux types d'entraxe de contact d'électrode : 0,65 mm et 0,5 mm. Ce type d'emballage est également appelé LCC en plastique. PCLC. P-LCC et ainsi de suite.
47. QFP (paquet quad plat)
Forfait quad plat. L'un des packages de montage en surface, les broches sont sorties des quatre côtés en forme d'aile de mouette (L). Il existe trois types de substrats : la céramique, le métal et le plastique. En termes de quantité, les emballages plastiques représentent la grande majorité. Lorsque le matériau n'est pas spécifiquement indiqué, il s'agit de plastique QFP dans la plupart des cas. Plastic QFP est le boîtier LSI multibroches le plus populaire. Non seulement utilisé dans les circuits LSI logiques numériques tels que les microprocesseurs et les affichages de porte, mais également utilisé dans les circuits LSI analogiques tels que le traitement du signal VTR et le traitement du signal audio. La distance centrale de la broche a diverses spécifications telles que 1,0 mm. 0,8 mm. 0,65 mm. 0,5 mm. 0,4 mm. 0,3 mm. Le nombre maximum de broches dans la spécification d'entraxe de 0,65 mm est de 304.
Le Japon appelle QFP avec une distance centrale de plomb inférieure à 0,65 mm en tant que QFP (FP). Cependant, l'industrie japonaise des machines électroniques réévaluera le facteur de forme de QFP
. Il n'y a pas de différence dans la distance centrale du plomb, mais selon l'épaisseur du corps de l'emballage, il est divisé en QFP (2,0 mm～3,6 mm d'épaisseur). LQFP (1,4 mm d'épaisseur) et TQFP (1,0 mm d'épaisseur). .
De plus, certains fabricants de LSI appellent QFP avec un entraxe de 0,5 mm le nom de QFP rétractable ou SQFP. VQFP. Cependant, certains fabricants appellent SQFP les QFP avec un entraxe des broches de 0,65 mm et 0,4 mm, ce qui rend le nom quelque peu déroutant. L'inconvénient du QFP est que lorsque l'entraxe du fil est inférieur à 0,65 mm, le fil est facile à plier. Afin d'éviter la déformation des broches, plusieurs variétés améliorées de QFP sont apparues. Par exemple, les quatre coins de l'emballage ont un BQFP avec des coussinets de doigt d'arbre (voir BQFP) ; un GQFP avec une bague de protection en résine recouvrant l'extrémité avant de la broche (voir GQFP) ; définir des tests de bosses dans le corps du package. Placez-le sur la broche pour éviter la déformation de la broche TPQFP (voir TPQFP) qui peut être testée dans un montage dédié.
In terms of logic LSI, many developed and highly reliable products are encapsulated in multilayer ceramic QFP. The minimum pin center distance is 0.4mm. Products with a pin count of up to 348 have also come out. In addition, there is also a glass-sealed ceramic QFP (see Gerqad).
48. QFP (FP) (QFP fine pitch)
Small center distance QFP. The name specified in the standards of the Japan Electronic Machinery Industry Association. Refers to the QFP (see QFP) with a lead center distance of 0.55mm, 0.4mm, 0.3mm, etc. less than 0.65mm.
49. QIC (quad in-line ceramic package)
Another name for ceramic QFP. The name adopted by some semiconductor manufacturers (see QFP. Cerquad).
50. QIP (quad in-line plastic package)
Another name for plastic QFP. The name adopted by some semiconductor manufacturers (see QFP).
51. QTCP (quad tape carrier package)
Four-side pin tape carrier package. One of the TCP packages. Leads are formed on the insulating tape and lead out from the four sides of the package. It is a thin package using TAB technology (see TAB. TCP).
52. QTP (quad tape carrier package)
Four-side pin tape carrier package. The name used by the Japan Electromechanical Industry Association for the external specifications of QTCP in April 1993 (see TCP).
53. QUIL (quad in-line)
Another name for QUIP (see QUIP).
54. QUIP (quad in-line package)
Four-row pin in-line package. The pins are led out from the two sides of the package, and every other one is staggered and bent downward into four rows. The lead center distance is 1.27mm. When the printed circuit board is inserted, the insertion center distance becomes 2.5mm. Therefore, it can be used for standard printed circuit boards. It is a package smaller than the standard DIP. NEC uses various packages in microcomputer chips such as desktop computers and home appliances. There are two kinds of materials: ceramic and plastic. The number of pins is 64.
55. SDIP (shrink dual in-line package)
Shrink DIP. One of the plug-in packages, the shape is the same as the DIP, but the pin center distance (1.778mm) is smaller than the DIP (2.54mm), so it is called this. The number of pins ranges from 14 to 90. There is also called SH-DIP. There are two kinds of materials: ceramic and plastic.
56. SH-DIP (shrink dual in-line package)
Same as SDIP. The name adopted by some semiconductor manufacturers.
57. SIL (single in-line)
Another name for SIP (see SIP). European semiconductor manufacturers often use the name SIL.
58. SIMM (single in-line memory module)
Single in-line memory module. A memory assembly with electrodes only near one side of the printed circuit board. Usually refers to the component that plugs into the socket. The standard SIMM has two specifications of 30 electrodes with a center distance of 2.54mm and 72 electrodes with a center distance of 1.27mm.
SIMM with SOJ encapsulated 1 Mbit and 4 Mbit DRAM installed on one or both sides of a printed circuit board has been widely used in personal computers, workstations and other equipment. At least 30-40% of DRAM is assembled in SIMM.
59. SIP (single in-line package)
Single in-line package. The pins are led out from one side of the package and arranged in a straight line. When assembled on a printed circuit board, the package is side-standing. The pin center distance is usually 2.54mm, and the number of pins ranges from 2 to 23. Most of them are customized products. The shape of the package varies. Some packages with the same shape as ZIP are called SIP.
60. SK-DIP (skinny dual in-line package)
A kind of DIP. Refers to a narrow DIP with a width of 7.62mm and a pin center distance of 2.54mm. Usually collectively referred to as DIP (see DIP).
61. SL-DIP (slim dual in-line package)
A kind of DIP. Refers to a narrow DIP with a width of 10.16mm and a pin center distance of 2.54mm. Usually collectively referred to as DIP.
62. SMD (surface mount devices)
Surface mount devices. Occasionally, some semiconductor manufacturers classify SOP as SMD (see SOP).
63. SO (small out-line)
Another name for SOP. Many semiconductor manufacturers in the world have adopted this nickname. (See SOP).
64. SOI (small out-line I-leaded package)
Small out-line I-leaded package. One of surface mount packages. The leads lead out from both sides of the package and form an I-shape downwards, with a center distance of 1.27mm. The mounting area is smaller than SOP. Hitachi has adopted this package in an analog IC (IC for motor drive). The number of pins is 26.
65. SOIC (small out-line integrated circuit)
Another name for SOP (see SOP). Many foreign semiconductor manufacturers adopt this name.
66. SOJ (Small Out-Line J-Leaded Package)
J-shaped pin small outline package. One of surface mount packages. The pins lead out from both sides of the package and form a J-shape downwards, hence the name. Usually plastic products, mostly used in memory LSI circuits such as DRAM and SRAM, but most of them are DRAM. Many DRAM devices packaged in SOJ are mounted on the SIMM. The pin center distance is 1.27mm, and the number of pins ranges from 20 to 40 (see SIMM).
67. SQL (Small Out-Line L-leaded package)
The name used for SOP according to JEDEC (Joint Electronic Equipment Engineering Council) standards (see SOP).
68. SONF (Small Out-Line Non-Fin)
SOP without heat sink. Same as the usual SOP. In order to express the difference of no heat sink in the power IC package, the NF (non-fin) mark is deliberately added. The name adopted by some semiconductor manufacturers (see SOP).
69. SOP (small Out-Line package)
Small outline package. One of the surface mount packages, the pins are led out from both sides of the package in a seagull wing shape (L shape). There are two kinds of materials: plastic and ceramic. Also called SOL and DFP. In addition to being used for memory LSIs, SOPs are also widely used in circuits such as ASSPs that are not too large. In the field where the input and output terminals do not exceed 10-40, SOP is the most popular surface mount package. The pin center distance is 1.27mm, and the number of pins ranges from 8 to 44. In addition, SOPs with pin center distance less than 1.27mm are also called SSOP; SOPs with assembly height less than 1.27mm are also called TSOP (see SSOP. TSOP). There is also an SOP with a heat sink.
70. SOW (Small Outline Package (Wide-Type))
Wide-body SOP, the name adopted by some semiconductor manufacturers.